Category: FPGA

Май 13 2015

Проект видеоадаптера. Часть 1

Целью проекта является разработка видеоадаптера на FPGA. Выходом видеоадаптера является VGA, на данный момент поддерживается глубина цвета 6 бит (по 2 бита на цвет RGB).
Разъём VGA подключен к FPGA по следующей схеме:

schematics

 

Резисторы R1-R6 образуют простейший ЦАП, для начала хватит такого, если нужна большая глубина цвета, то лучше использовать специализированные микросхемы видеоЦАП, например ADV7123.

Read more »

Апр 23 2015

FPU. Часть 4. Умножитель, тест и RTL

Предыдущая часть здесь.

pic

Продолжим разработку FPU. В предыдущих частях был рассмотрен делитель вещественных чисел Деление является самым сложным в реализации арифметическим действием. Следующим по сложности идёт сложение, а самой простой операцией является умножение. В этой части рассмотрен умножитель.

Read more »

Мар 31 2015

Zynq-7000 All Programmable SoC PCB Design Guide

Прочитал руководство по разработке печатных плат для Zynq 7000.
На самом деле, конечно, информация, приведенная в руководстве, относится не только к Zynq 7000, а вообще ко всем быстродействующим цифровым схемам, просто приведена на примере Zynq 7000. Приведены сведения, касающиеся проектирования системы питания (номиналы и количество конденсаторов), сведения по согласованию импедансов линий, по интерфейсам (интерфейс с памятью DDR2, DDR3, LPDDR2, SD-card, Ethernet, IIC и др.).
В общем, очень полезное руководство.

zynq7000

Мар 14 2015

Модель SRAM с таймингами

Представляю вашему вниманию модель микросхемы памяти IS61WV102416 на verilog с учетом задержек.Модель предназначена для построения тестов устройств, содержащих SRAM. Модель не синтезируема.

wave1

is61wv102416bll-10tl-102416-tssop48

Микросхема IS61WV102416 является асинхронной быстродействующей статической памятью объемом 16М и организацией 1М х 16. Имеются варианты с временем доступа 8, 10 и 20 нс. В данной модели установлены тайминги для варианта 10нс.

Read more »

Мар 13 2015

FPU. Часть 3. Делитель, RTL

Продолжение. Начало здесь: часть 1часть 2.

Итак, тест готов, теперь можно написать сам код делителя.
Для удобства нарисуем интерфейс модуля в таком виде:

pic1

Read more »

Мар 03 2015

Книга Louise Crockett и др. «The Zynq Book»

Дочитал книгу «The Zynq Book», руководство по системе на кристалле (SoC) Zynq-7000 фирмы Xilinx.

Напомню, что Zynq-7000 состоит из двух ядер ARM Cortex A9 и блока программируемой логики PL (по сути, встроенная в систему FPGA).

В книге подробно рассматривается структура системы, программный пакет Vivado, предназначенный для разработки под Zynq-7000, подробно рассматривается процесс преобразования кода на языке высокого уровня (например, С) в форму RTL, предназначенную для конфигурирования PL . Эта возможность обеспечивается программой Vivado HLS.
В последней части книги кратко описывается структура и процедура загрузки Linux в память.

ZynqPerspective
Интересная книга, интересный процессор.

Фев 28 2015

FPU. Часть 2. Тест делителя

Итак, продолжим разработку FPU.

Первая часть статьи находится здесь: http://32bit.me/?p=1902. Напомню также, что все исходники, приведенные в статье, можно скачать на гитхабе.

waveform-1

Картинка для привлечения внимания (кликабельно)

Read more »

Фев 17 2015

FPU. Часть 1

Не задумывались ли вы о том, как работает FPU процессора? Казалось бы, там всё довольно просто. Есть стандарт представления чисел с плавающей точкой, IEEE754, а сама реализация арифметических операций очевидна.
Но на самом деле, за кажущейся простотой скрыто множество нюансов.

Read more »

Фев 14 2015

Плата прецизионного АЦП

Плата прецизионного АЦП на базе AD7760 (24 бита, 2,5 MSPS). Плата содержит сам АЦП, все необходимые стабилизаторы питания и фильтры, тактовый генератор, два источника опорного напряжения (4096 мВ и 2500 мВ) с возможностью выбора и выходом на другие узлы измерительной системы, цепи сброса и синхронизации с возможностью подключения внешних источников сигналов.

Плата предназначена для использования совместно с платой микроконтроллера, для этого на плате установлены преобразователи уровня 2,5В <-> 3.3В. Есть возможность не устанавливать преобразователи уровня, и непосредственно использовать уровни 2,5В, что может быть полезно при использовании данной платы совместно с FPGA или DSP, имеющими логические уровни 2,5В.

Входные цепи допускают установку прецизионных резисторов как в SMT, так и в выводном исполнении, что даёт возможность использовать отечественные резисторы C2-29.

Плата имеет 4 слоя.

top-2

Далее под катом  Read more »

Янв 12 2015

Книга E. Stavinov «100 Power Tips For FPGA Designers»

100 fpga tips

Дочитал эту книгу, понравилось. Книга охватывает широкий спектр тем, касающихся проектирования на FPGA, включая рекомендации по стилю кодирования, по переносу проектов ASIC на FPGA, по анализу таймингов и оптимизации проекта по частоте/площади, по использованию различных утилит и т.п.

Материал книги ориентирован на продукцию Xilinx, однако будет полезен и тем, кто использует FPGA других производителей.